一種基于國產嵌入式CPU核的BP神經網絡SoC設計 | |
所屬分類:技術論文 | |
上傳者:aetmagazine | |
文檔大小:492 K | |
標簽: BP神經網絡 國產嵌入式處理器CK803S SoC設計平臺 | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:基于國產嵌入式CPU核CK803S及其SoC設計平臺,設計一款BP神經網絡SoC。給出了SoC的設計結構及BP神經網絡硬件加速器的設計方案,針對BP神經網絡硬件加速器中非線性的Sigmod和Guass激活函數,選擇了一種既不影響速度又節約資源的方法來實現,并對其性能、功耗進行優化。驗證結果表明,設計滿足要求。 | |
現在下載 | |
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2