| ARM處理器的可定制MCU處理DSP算法 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：serena | |
| 標(biāo)簽： ARM處理器 MCU DSP算法 | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： DSP的使用正呈爆炸式發(fā)展。OFDM、GPS相關(guān)器、FFT、FIR濾波器或H.264之類計(jì)算密集型算法在從移動(dòng)電話到汽車的各種應(yīng)用中都很常見(jiàn)。設(shè)計(jì)人員實(shí)現(xiàn)DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長(zhǎng)研制周期使其對(duì)許多設(shè)計(jì)而言并不適用。定制ASIC的研制周期可達(dá)一年之久，比最終產(chǎn)品的使用壽命都長(zhǎng)。FPGA已占居較大的市場(chǎng)份額，因?yàn)槠淠芴峁┍菵SP處理器更好的吞吐量，而且沒(méi)有ASIC的極大NRE和較長(zhǎng)研制周期。 因此，常常將基于ARM的MCU和FPGA結(jié)合使用來(lái)實(shí)現(xiàn)這些設(shè)計(jì)，其中FPGA實(shí)現(xiàn)設(shè)計(jì)的DSP部分。然而，F(xiàn)PGA也有其自身的不足--最突出的是功耗很高(靜態(tài)功耗接近2W)，且性能比ASIC慢。FPGA時(shí)鐘用于邏輯執(zhí)行時(shí)通常限制為50MHz，而ASIC可以400MHz或更高頻率執(zhí)行邏輯。其他缺點(diǎn)還包括在IP載入基于SRAM的FPGA時(shí)安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價(jià)格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門(mén)密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開(kāi)發(fā)時(shí)間較快。與基于ARM的非可定制標(biāo)準(zhǔn)產(chǎn)品MCU一樣，不需要單獨(dú)的ARM許可。 可定制MCU利用新型金屬可編程單元結(jié)構(gòu)（MPCF）ASIC技術(shù)，其門(mén)密度介于170K門(mén)/mm2與210K門(mén)/mm2之間，與基于單元的ASIC相當(dāng)。例如，實(shí)現(xiàn)D觸發(fā)器（DFF）的MPCF單元與標(biāo)準(zhǔn)的單元DFF都使用130nm的工藝，所用面積差不多相同。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
ARM處理器 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2