| HyperLynx仿真軟件在主板設(shè)計(jì)中的應(yīng)用 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：serena | |
| 標(biāo)簽： HyperLynx 主板設(shè)計(jì) | |
| 所需積分：1分積分不夠怎么辦？ | |
| 文檔介紹： 信號完整性問題是高速PCB 設(shè)計(jì)者必需面對的問題。阻抗匹配、合理端接、正確拓?fù)浣Y(jié)構(gòu)解決信號完整性問題的關(guān)鍵。傳輸線上信號的傳輸速度是有限的，信號線的布線長度產(chǎn)生的信號傳輸延時會對信號的時序關(guān)系產(chǎn)生影響，所以PCB 上的高速信號的長度以及延時要仔細(xì)計(jì)算和分析。運(yùn)用信號完整性分析工具進(jìn)行布線前后的仿真對于保證信號完整性和縮短設(shè)計(jì)周期是非常必要的。在PCB 板子已焊接加工完畢后才發(fā)現(xiàn)信號質(zhì)量問題和時序問題，是經(jīng)費(fèi)和產(chǎn)品研制時間的浪費(fèi)。1.1 板上高速信號分析我們設(shè)計(jì)的是基于PowerPC 的主板，主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成，上面的高速信號如圖2-1 所示。板上高速信號主要包括：時鐘信號、60X 總線信號、L2 Cache 接口信號、Memory 接口信號、PCI 總線0 信號、PCI 總線1 信號、VME 總線信號。這些信號的布線需要特別注意。由于高速信號較多，布線前后對信號進(jìn)行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件，它可以進(jìn)行布線前仿真和布線后仿真。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2