文獻標識碼： A
文章編號： 0258-7998(2014)12-0069-03
0 引言
基準源在模擬和混合集成電路中應用非常廣泛，如電源管理芯片、A/D與D/A轉換器和鎖相環等電路中[1]。理想的電壓基準是一個與溫度、電源電壓和負載無關的量，為系統提供精確的基準參考量，其精度和穩定性直接決定整個系統的性能。目前在集成電路中，有3種常用的基準源：掩埋齊納(Zener)基準源、XFET 基準源和帶隙(Bandgap)基準源[2]。
隨著片上系統(SoC)的迅速發展,系統要求模擬集成模塊能兼容標準CMOS 工藝, 因此帶隙基準源得到了廣泛的研究與應用。伴隨CMOS工藝特征尺寸不斷縮小，芯片的最小工作電壓也在不斷降低，由于硅材料的帶隙電壓為1.2 V，當電源電壓低于1.2 V時，電路顯然無法正常工作，因此亞閾值CMOS電壓基準源成為近幾年的研究熱點，以滿足芯片面積減少和低壓低功耗的需求[3-5]。
基于利用亞閾值CMOS管的工作特性實現對三級管VBE電壓負溫度系數進行正溫度補償的原理，本文提出了一種使用6級亞閾值CMOS管搭建的緩沖運放實現溫度補償的基準源結構，輸出1 V基準電壓，并能獲得高精度和低功耗的良好性能。
1 基準源結構與原理分析
1.1 基準源結構
如圖1所示為所提出的基準源結構圖，主要包括負溫度系數電壓產生部分和正溫度系數電壓補償部分：M1、M2、N1、R1、R2和運放OPA共同組成負溫度系數電壓產生部分，OPA用于提高負溫度系數電壓驅動能力，調節R1和R2的比例可以調整負溫度系數電壓VBEIN大小；PTC為正溫度系數電壓補償部分。外圍啟動電路在電源上電時驅動基準源使其擺脫“簡并”的零偏置點，當電路正常工作后，啟動電路會與基準源斷開，避免影響其正常工作或使電路的性能變壞[6]。偏置電路為整個基準源提供必需的電壓偏置IBIASP，EN_REF為控制基準源的使能信號。
該基準源的工作方式是：負溫度系數電壓產生部分輸出信號VBEIN，經過PTC進行正溫度補償后，輸出基準信號VREF。
圖2所示為所提出的正溫度系數電壓補償部分PTC的結構示意圖，它由6級PTCCORE逐級實現所需的正溫度補償系數。
圖3所示為負溫度系數電壓提供電壓驅動能力的經典單級折疊Cascode運放電路原理圖，M1和M2為運放輸入對管，INP和INN分別為運放正負兩個輸入端口，OUT為運放輸出。
1.2 原理分析
1.2.1 PTCCORE原理分析
圖4所示為正溫度系數電壓補償部分PTC的核心單元PTCCORE電路原理圖，可簡單看作一個單位增益負反饋的緩沖器運放。M1和M2串聯與M3構成工作在亞閾值區的緩沖器運放輸入對管，尺寸之比為1/2：2；M4和M5為輸入對管的電流鏡負載，流過電流之比為4：1。
根據亞閾值區MOS管的I-V指數特性，M1和M2流過的電流I1及M3流過的電流I2均與各自的柵源電壓VGS成指數關系，其I-V曲線特性符合指數關系，因此流過一定比例電流且尺寸不同的M1、M2管和M3管產生的失調電壓ΔVGS與溫度成正比關系，即輸出信號PTCOUT對輸入信號PTCIN能實現一定程度的正溫度補償，逐級迭代補償，最終獲得零溫度系數基準電壓VREF。
上述公式中：I、I1、I2為圖4中相應支路電流；VPTCIN和VPTCOUT為PTCCORE輸入/輸出節點電壓；VGSM1和VGSM3分別為M1和M3的柵源電壓；VG(M1)和VG(M3)分別為M1和M3的柵級電壓。W和L是MOS管的寬和長；VT是MOS管的熱電壓；ID0是橫向三極管的飽和電流，與工藝有關；n是亞閾值斜率因子，用以描述柵極電壓在柵氧化層電容與耗盡區電容之間分壓關系的一個參量[7]。
1.2.2 基準源原理分析
根據圖1所示為所提出基準源的整體結構：
VBE1=VBE2=VBE(4)
經電阻R1和R2分壓得到：
式中，VBE是三極管基極和發射極間電壓差；R1和R2是分壓電阻值；K是波爾茲曼常數；q是電荷量。選擇合適的參數，將式(7)中VT和VBE的溫度系數抵消，即可得到零溫度系數的基準電壓VREF。
2 基準源仿真驗證
2.1 仿真驗證
上述第1節中所提出的基準源在中芯國際SMIC 0.18 ?滋m CMOS工藝平臺電路實現并流片。
2.2 VBEIN負溫度系數仿真
仿真內容：設置電源電壓為1.8 V，溫度從-40 ℃～125 ℃線性變化，直流掃描負溫度系數電壓產生部分輸出信號VBEIN的溫度系數。
仿真結果：圖5所示為直流掃描VBEIN仿真結果，VBEIN為負溫度系數電壓，全溫區變化幅度為224 mV，溫度系數為-1.35 mV/℃。
2.3 PTCCORE正溫度系數仿真
仿真內容：設置溫度從-40 ℃～125 ℃線性變化，給PTCCORE提供450 mV輸入電平，直流掃描PTCCORE輸出電壓的溫度系數。
仿真結果：如圖6所示為直流掃描PTCCORE仿真結果，PTCIN為450 mV輸入信號，PTCOUT為輸出正溫度系數電壓，全溫區變化幅度36 mV，溫度系數約為+0.22 mV/℃。
2.4 基準源整體仿真
仿真分析：根據2.2和2.3小節仿真結果所示，6級PTCCORE得到的正溫度系數與VBEIN的負溫度系數基本可以抵消，從而得到零溫度系數輸出基準電壓VREF。
仿真內容：設置溫度從-40 ℃～125 ℃變化，直流掃描6級PTCCORE輸出電壓的溫度系數。
仿真結果：如圖7所示為直流掃描6級PTCCORE輸入/輸出信號仿真結果，VBEIN為PTC輸入負溫度系數電壓；netA、netB、netC、netD和netE分別為第1級～第5級PTCCORE的輸出信號，對VBEIN逐級進行正溫度補償；VREF為最后一級輸出1 V的零溫度系數電壓。
如圖8所示為直流掃描輸出信號VREF溫度系數仿真結果：全溫區變化幅度0.95 mV。
該基準源版圖實現面積為220 m×110 m。
綜上，所提出的基準源工作電壓為1.8 V，典型條件下功耗為4.5 ?滋A，-40 ℃～125 ℃全溫區范圍內，基準電壓VREF變化小于1 mV，可實現良好的溫度性能，版圖面積小于0.025 mm2。
3 結論
溫度補償是保證基準源精度的最關鍵環節，本文基于利用亞閾值CMOS管工作特性實現對三級管VBE電壓負溫度系數補償的原理，提出了一種使用6級PTCCORE進行正溫度補償的高精度低功耗基準源。該基準源可以獲得1 V的基準電壓，全溫區變化范圍小于1 mV，因此對其補償策略的研究是非常有意義的；但該基準源仍存在一些有待進一步深入探討的地方，例如圖8所示的VREF曲線顯示出高階補償影響因子的作用力，這與亞閾值器件模型緊密相關，是今后需努力深入研究的方向。
參考文獻
[1] 畢查德·拉扎維.模擬CMOS集成電路設計[M].陳貴燦，譯.西安：西安交通大學出版社，2003.
[2] FILANOVSKY I M.Voltage reference using mutual com-pensation of mobility and threshold voltage temperature effects[C].ISCAS，2000：197-200.
[3] 李譯．低壓低功耗CMOS基準源補償策略及電路設計[D]．西安：西安電子科技大學，2010.
[4] 宋晶．基于BiCMOS工藝的電壓基準電路的研究與設計[D]．西安：西北工業大學，2007.
[5] 余國義．低壓低功耗CMOS參考基準源的設計[D]．武漢：華中科技大學，2006.
[6] 池保勇.模擬集成電路與系統[M].北京：清華大學出版社，2009.
[7] 黎進軍．亞閾值CMOS電壓基準源的研究與設計[D]．廣州：華南理工大學，2012.