比利時(shí)微電子研究中心imec與全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS) 今天共同宣布，使用極紫外光（EUV）及193浸式（193i）光刻技術(shù)，兩家公司攜手完成對5納米測試芯片的第一次成功流片。為生產(chǎn)該測試芯片，imec與Cadence對設(shè)計(jì)規(guī)則、單元庫及布局布線進(jìn)行了全面優(yōu)化，并使用Cadence? Innovus? 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)達(dá)成對功耗、性能和面積（PPA）的最優(yōu)化方案。利用處理器設(shè)計(jì)、EUV光刻及用于193i光刻的自對準(zhǔn)四重圖案成型技術(shù)（Self-Aligned Quadruple Patterning, SAQP），imec和Cadence成功完成一組流片的設(shè)計(jì)和測試。流片加工過程中，金屬間距由公稱32nm減至24nm，將間距排列推向新的極致。

　　Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)是下一代物理設(shè)計(jì)實(shí)現(xiàn)解決方案，系統(tǒng)芯片（SoC）開發(fā)人員可以在保證最佳功耗、性能和面積（PPA）的前提下縮短上市時(shí)間。得益于大規(guī)模并行架構(gòu)帶來的突破性優(yōu)化技術(shù)，Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)可以在功耗、性能和面積（PPA）指標(biāo)上提升10% 到20%，并實(shí)現(xiàn)最高達(dá)10倍的全流程提速和容量增益。有關(guān)Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)的詳細(xì)信息，請參閱www.cadence.com/news/innovus。

　　“開發(fā)5nm及以下高階幾何排列的過程中，與Cadence的合作發(fā)揮了關(guān)鍵作用。”imec制程技術(shù)資深副總裁An Steegen表示：“我們共同開發(fā)了核心技術(shù)，使該測試芯片使用高階技術(shù)節(jié)點(diǎn)成功流片成為現(xiàn)實(shí)。Cadence的下一代平臺使用便捷，為工程團(tuán)隊(duì)高效完成高級節(jié)點(diǎn)工藝規(guī)則的設(shè)計(jì)奠定了基礎(chǔ)。”

　　“鑒于雙方合作所取得的里程碑式勝利，Cadence與imec將繼續(xù)致力于推動將金屬間距排列技術(shù)應(yīng)用在越來越小的節(jié)點(diǎn)上”。Cadence數(shù)字與 Signoff事業(yè)部資深副總裁Anirudh Devgan博士表示：“imec技術(shù)及Cadence的Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)開創(chuàng)出我們獨(dú)有的設(shè)計(jì)流程，為新一代創(chuàng)新型移動與計(jì)算機(jī)高級節(jié)點(diǎn)設(shè)計(jì)的開發(fā)奠定了堅(jiān)實(shí)基礎(chǔ)。”