0 引言

    隨著當今電子產品向小型化和智能化方向發展，電子設備對電源的需求變得多樣化和復雜化。相比于線性電壓調整器的大體積和低效率，DC-DC轉換器的效率高、體積小、可靠性高等特點使其被廣泛用于電源系統，并且成為超大規模集成電路系統不可或缺的一部分。

    依照拓撲結構不同，DC-DC轉換器可以分為升壓型(Boost)、降壓型(Buck)、升降壓型(Buck-Boost)，依照調制模式的不同可以分為脈沖寬度調制(PWM)、脈沖頻率調制(PFM)、混合調制模式(PWM/PFM)^[1]。

    在DC-DC轉換器中，誤差放大器是其中非常重要的電路模塊，是系統成功的保證。本文在保持電流模式DC-DC轉換器的性能和系統穩定性的基礎上，設計了一款滿足需求的高性能誤差放大器。

1 DC-DC變換器控制原理

    電流模式DC-DC轉換器控制拓撲如圖1所示。電路主要包括PWM控制電路、功率管(M1、M2)、電感、電容、反饋電阻。PWM控制電路主要包括誤差放大器、斜坡補償、PWM電流比較器、振蕩器、軟起動電路。

    誤差放大器通過反饋電阻檢測輸出電壓的變化，與基準產生的V_ref進行比較，得到誤差放大信號V_ea，V_ea與振蕩器產生的鋸齒波信號通過斜坡補償電路得到斜坡電流信號。R_sense檢測輸出電感電流，與斜坡電流信號疊加之后作為PWM比較器的輸入，產生占空比可變的PWM信號，再經過驅動模塊控制功率管的通斷，從而實現電流模式DC-DC控制器反饋回路的控制，穩定輸出電壓。

2 誤差放大器電路

    本文在傳統OTA的基礎上進行改進，提出一種更滿足變換器需求的高性能誤差放大器。相比于傳統的OTA結構，該誤差放大器在結構上主要有以下特點：(1)采用電流抵消技術^[2]來提高增益；(2)跨導恒定；(3)電路輸入級采用偏置電流消除結構；(4)寬的輸入共模電壓范圍；(5)包含軟起動電路。具體電路實現如圖2所示。

    基于低失調電壓考慮，該誤差放大器采用對稱差分結構，主要由三部分(差分輸入級、電流鏡輸出級、尾電流偏置級)實現。

    差分輸入級由Q2～Q6、R1～R4、M5～M14組成。將Q2～Q4 3個源隨器作輸入端可以擴大輸入共模范圍，具體過程如下：當轉換器上電時V_fb和V_ss比較小，此時ctrl開啟，M5、M6、M13、M14電流流過R1、R2，抬高Q5、Q6基極電壓，保證其正常工作，從而提高了共模下限范圍。并將差分輸入對管Q5、Q6的M值設為2，采用同質心結構，可以提高匹配度，進一步減小失調電壓。

    R3和R4的作用是使電路輸入跨導可以精確控制，設R3=R4=R，g_m5R>>1，則輸入級跨導g_m為：

    由于電阻阻值大小易于控制，這樣可以方便控制g_m的大小，以控制輸出電流的能力。

    輸入級負載采用4個PMOS管M9～M12組成的交叉結構，其作用有：(1)可以構成正反饋結構，加速電路響應時間。具體實現過程如下：假如V1點有個電壓降低，則M11電流會增加，V2電壓上升，M10電流減小，進一步使V1降低，從而加快電路反應速度。(2)可以看成將一組正向和一組負向二極管的連接，以實現其等效電阻從1/g_m到無窮大之間的任意阻值：

    誤差放大器的尾電流偏置級由M22～M27組成，采用Self-Cascode結構，相比于單管，可以節省面積，提高輸出阻抗。

    由前面分析可得，該誤差放大器差模增益為：

    可見，如果M18和M20、M19和M21匹配，則電路的CMRR和PSRR將會趨于無窮大。而實際值是有限的，主要原因是電路中器件的不匹配。如果提高器件匹配度，則可提高CMRR、PSRR值。

    考慮到誤差放大器的輸入是帶隙基準通過電阻網絡分壓得到的基準電壓V_ref，為了消除基極電流對基準分壓網絡的影響，電路的輸入級利用了輸入偏置電流消除結構^[3]。在圖2中，三極管Q1和Q2發射極電流大小相等，其基極電流也相等，通過M2和M3的等比例鏡像關系，Q2的基極電流完全流過M3，因此沒有基極電流流過基準電壓分壓網絡，從而不會影響基準的分壓精度。

    另外，該誤差放大器包含軟起動電路(由M5、M6、M21、M22、C1組成)，可以使在上電過程中控制參考電壓緩慢變化，則輸出電壓也可以隨參考電壓緩慢變化，從而消除浪涌電流的出現。

    軟起動時間為：

3 系統補償電路的實現

    誤差放大器為DC-DC環路提供一個高增益級，改善了系統的線性調整率和負載調整率，并且其輸出級是一個高阻節點。因此考慮到整個環路的穩定性，在誤差放大器的輸出加入補償網絡，使系統的主極點在帶寬范圍內。考慮到是電流模式^[4]控制，采用補償方式如圖3所示。

    補償網絡傳輸函數為：

    可見補償網絡引進一個零點f_z1和一個極點f_p1，誤差放大器的輸出電阻產生一個極點f_p2。

    考慮到C1遠大于C2，所以主極點為：

    為了DC-DC環路的穩定，在設計時可以用補償網絡引入的零點f_z1去補償輸出級產生的主極點，從而確定補償網絡的參數。

4 仿真結果及分析

    本文設計是基于CSMC 0.5 μm BCD工藝庫，使用Candance Specture進行仿真，仿真條件為25 ℃下全典型模型。

    圖4給出了該誤差放大器頻率特性的仿真。由圖可以看出，在低頻時該誤差放大器的差模放大倍數為Av=56 dB，共模放大倍數為Ac=-50 dB，所以有共模抑制比CMMR=106 dB，滿足本設計中對誤差放大器高CMMR的設計要求。

    PSRR的仿真結果如圖5所示，在低頻段，誤差放大器的放大倍數為56 dB，電源到誤差放大器輸出放大倍數為-73 dB，因此，PSRR=129 dB。隨著頻率增加，PSRR開始降低，當頻率達到44.58 MHz時，PSRR降到0 dB。在誤差放大器工作范圍內，滿足系統對PSRR的要求。

    表1給出了相同應用下的不同誤差放大器的共模抑制比和電源抑制比的仿真結果對比，可以看出本文設計的誤差放大器具有更高的共模抑制比和電源抑制比，性能更好。

5 結論

    本文提出一種應用于BUCK型DC-DC控制器的高性能誤差放大器，并給出了一種環路補償方案。該誤差放大器具有高的共模抑制比和高的電源抑制比。基于CSMC 0.5 μm BCD工藝庫的仿真結果表明，該誤差放大器的共模抑制比為106 dB，電源抑制比為129 dB。對比可以發現，該設計性能更好，更能滿足DC-DC轉換器的系統需要。

參考文獻

[1] 王水平，于建國，宣宗強，等.DC/DC變換器集成電路及應用[M].西安：西安電子科技大學出版社，2005.

[2] Willy M C S.模擬集成電路設計精粹[M].陳瑩梅，譯.北京：清華大學出版社，2008.   

[3] 劉志峰，張波，李肇基.一種具有高穩定跨導的OTA設計[J].中國集成電路設計，2006，15(5)：36-39.

[4] MANIKTALA S.精通開關電源設計[M].王志強，譯.北京：人民郵電出版社，2008.

[5] 來新泉，劉鴻雁，劉維京.一種新型CMOS誤差放大電路的設計[J].微電子學，2006，36(3)：377-380.

[6] 張承，唐寧，鄧玉清.一種基于PWM的CMOS誤差放大器的設計[J].電子設計工程，2011，19(3)：38-41.

[7] 古淑榮，吳曉波.一種用于有源下調電壓控制的誤差放大器的設計[J].微電子學，2007，37(3)：394-398.