本系列文章共有三部分，“第1 部分”重點(diǎn)介紹如何準(zhǔn)確地估算某個(gè)時(shí)鐘源的抖動(dòng)，以及如何將其與ADC 的孔徑抖動(dòng)組合。在“第2 部分”中，該組合抖動(dòng)將用于計(jì)算ADC 的SRN，然后將其與實(shí)際測量結(jié)果對(duì)比。“第3 部分”將介紹如何通過改善ADC 的孔徑抖動(dòng)來進(jìn)一步增加ADC 的SNR，并會(huì)重點(diǎn)介紹時(shí)鐘信號(hào)轉(zhuǎn)換速率的優(yōu)化。

采樣過程回顧

   根據(jù)Nyquist-Shannon 采樣定理，如果以至少兩倍于其最大頻率的速率來對(duì)原始輸入信號(hào)采樣，則其可以得到完全重建。假設(shè)以100 MSPS 的速率對(duì)高達(dá)10MHz 的輸入信號(hào)采樣，則不管該信號(hào)是位于1 到10MHz 的基帶（首個(gè)Nyquist 區(qū)域），還是在100 到110MHz 的更高Nyquist 區(qū)域內(nèi)欠采樣，都沒關(guān)系（請(qǐng)參見圖1）。在更高（第二個(gè)、第三個(gè)等）Nyquist 區(qū)域中采樣，一般被稱作欠采樣或次采樣。然而，在ADC 前面要求使用抗混疊過濾，以對(duì)理想Nyquist 區(qū)域采樣，同時(shí)避免重建原始信號(hào)過程中產(chǎn)生干擾。

圖1 100MSPS 采樣的兩個(gè)輸入信號(hào)顯示了混疊帶來的相同采樣點(diǎn)

時(shí)域抖動(dòng)

    仔細(xì)觀察某個(gè)采樣點(diǎn)，可以看到計(jì)時(shí)不準(zhǔn)（時(shí)鐘抖動(dòng)或時(shí)鐘相位噪聲）是如何形成振幅變化的。由于高Nyquist 區(qū)域（例如，f₁ = 10 MHz 到f₂ = 110 MHz）欠采樣帶來輸入頻率的增加，固定數(shù)量的時(shí)鐘抖動(dòng)自理想采樣點(diǎn)產(chǎn)生更大數(shù)量的振幅偏差（噪聲）。另外，圖2 表明時(shí)鐘信號(hào)自身轉(zhuǎn)換速率對(duì)采樣時(shí)間的變化產(chǎn)生了影響。轉(zhuǎn)換速率決定了時(shí)鐘信號(hào)通過零交叉點(diǎn)的快慢。換句話說，轉(zhuǎn)換速率直接影響ADC 中時(shí)鐘電路的觸發(fā)閾值。

圖2 時(shí)鐘抖動(dòng)形成更多快速輸入信號(hào)振幅誤差

    如果ADC 的內(nèi)部時(shí)鐘緩沖器上存在固定數(shù)量的熱噪聲，則轉(zhuǎn)換速率也轉(zhuǎn)換為計(jì)時(shí)不準(zhǔn)，從而降低了ADC 的固有窗口抖動(dòng)。如圖3 所示，窗口抖動(dòng)與時(shí)鐘抖動(dòng)（相位噪聲）沒有一點(diǎn)關(guān)系，但是這兩種抖動(dòng)分量在采樣時(shí)間組合在一起。圖3 還表明窗口抖動(dòng)隨轉(zhuǎn)換速率降低而增加。轉(zhuǎn)換速率一般直接取決于時(shí)鐘振幅。

時(shí)鐘抖動(dòng)導(dǎo)致的SNR 減弱

    有幾個(gè)因素會(huì)限制ADC 的SNR，例如：量化噪聲（管線式轉(zhuǎn)換器中一般不明顯）、熱噪聲（其在低輸入頻率下限制SNR），以及時(shí)鐘抖動(dòng)（SNR_Jitter）（請(qǐng)參見下面方程式1）。SNR_Jitter 部分受到輸入頻率f_IN（取決于Nyquist 區(qū)域）的限制，同時(shí)受總時(shí)鐘抖動(dòng)量t_Jitter的限制，其計(jì)算方法如下：

SNR_Jitter[dBc]=-20×log(2π×f_IN×t_Jitter)                             (2)

    正如我們預(yù)計(jì)的那樣，利用固定數(shù)量的時(shí)鐘抖動(dòng)，SNR 隨輸入頻率上升而下降。圖4 描述了這種現(xiàn)象，其顯示了400 fs 固定時(shí)鐘抖動(dòng)時(shí)一個(gè)14 位管線式轉(zhuǎn)換器的SNR。如果輸入頻率增加十倍，例如：從10MHz 增加到100MHz，則時(shí)鐘抖動(dòng)帶來的最大實(shí)際SNR 降低20dB。

    如前所述，限制ADC SNR 的另一個(gè)主要因素是ADC 的熱噪聲，其不隨輸入頻率變化。一個(gè)14 位管線式轉(zhuǎn)換器一般有~70 到74 dB 的熱噪聲，如圖4 所示。我們可以在產(chǎn)品說明書中找到ADC 的熱噪聲，其相當(dāng)于最低指定輸入頻率（本例中為10MHz）的SNR，其中時(shí)鐘抖動(dòng)還不是一個(gè)因素。

    讓我們來對(duì)一個(gè)具有400 fs 抖動(dòng)時(shí)鐘電路和~73 dB 熱噪聲的14 位ADC 進(jìn)行分析。低輸入頻率（例如：10MHz 等）下，該ADC 的SNR 主要由其熱噪聲定義。由于輸入頻率增加，400-fs 時(shí)鐘抖動(dòng)越來越占據(jù)主導(dǎo)，直到~300 MHz 時(shí)完全接管。盡管相比10MHz 的SNR，100MHz 輸入頻率下時(shí)鐘抖動(dòng)帶來的SNR 每十倍頻降低20dB，但是總SNR 僅降低~3.5 dB（降至69.5dB），因?yàn)榇嬖?3-dB 熱噪聲（請(qǐng)參見圖5）：

    現(xiàn)在，很明顯，如果ADC 的熱噪聲增加，對(duì)高輸入頻率采樣時(shí)時(shí)鐘抖動(dòng)便非常重要。例如，一個(gè)16 位ADC 具有~77 到80 dB 的熱噪聲層。根據(jù)圖4 所示曲線圖，為了最小化100MHz 輸入頻率SNR 的時(shí)鐘抖動(dòng)影響，時(shí)鐘抖動(dòng)需為大約150 fs 或更高。

確定采樣時(shí)鐘抖動(dòng)

    如前所述，采樣時(shí)鐘抖動(dòng)由時(shí)鐘的計(jì)時(shí)不準(zhǔn)（相位噪聲）和ADC 的窗口抖動(dòng)組成。這兩個(gè)部分結(jié)合組成如下：

    我們?cè)诋a(chǎn)品說明書中可以找到ADC 的孔徑口抖動(dòng)(aperture jitter)。這一值一般與時(shí)鐘振幅或轉(zhuǎn)換速率一起指定，記住這一點(diǎn)很重要。低時(shí)鐘振幅帶來低轉(zhuǎn)換速率，從而增加窗口抖動(dòng)。

時(shí)鐘輸入抖動(dòng)

    時(shí)鐘鏈（振蕩器、時(shí)鐘緩沖器或PLL）中器件的輸出抖動(dòng)一般規(guī)定在某個(gè)頻率范圍內(nèi)，該頻率通常偏離于基本時(shí)鐘頻率10 kHz 到20 MHz（單位也可以是微微秒或者繪制成相位噪聲圖），可以將其整合到一起獲取抖動(dòng)信息。但是，低端的10kHz 和高端的20MHz 有時(shí)并非正確的使用邊界，因?yàn)樗鼈冋{(diào)試依賴于其他系統(tǒng)參數(shù)，我們將在后面進(jìn)行詳細(xì)介紹。圖6 描述了設(shè)置正確整合限制的重要性，圖中的相位噪聲圖以其每十倍頻抖動(dòng)內(nèi)容覆蓋。我們可以看到，如果將下限設(shè)定為100-Hz 或10kHz 偏移，則產(chǎn)生的抖動(dòng)便極為不同。同樣地，例如，設(shè)置上整合限制為10 或20MHz，可得到相比100MHz 設(shè)置極為不同的結(jié)果。

圖5 產(chǎn)生的ADC SNR 受熱噪聲和時(shí)鐘抖動(dòng)的限制

圖6 每十倍頻計(jì)算得到的時(shí)鐘相位噪聲抖動(dòng)影響

確定正確的整合下限

   在采樣過程中，輸入信號(hào)與采樣時(shí)鐘信號(hào)混頻在一起，包括其相位噪聲。當(dāng)進(jìn)行輸入信號(hào)FFT 分析時(shí)，主FFT 容器(bin)集中于輸入信號(hào)。采樣信號(hào)周圍的相位噪聲（來自時(shí)鐘或輸入信號(hào)）決定了鄰近主容器的一些容器的振幅，如圖7 所示。因此，小于1/2 容器尺寸的偏頻的所有相位噪聲都集中于輸入信號(hào)容器中，且未增加噪聲。因此，相位噪聲整合帶寬下限應(yīng)設(shè)定為1/2 FFT 容器尺寸。FFT 容器尺寸計(jì)算方法如下：

    為了進(jìn)一步描述該點(diǎn)，我們利用兩個(gè)不同的FFT尺寸—131,072 和1,048,576 點(diǎn)，使用ADS54RF63 進(jìn)行實(shí)驗(yàn)。采樣速率設(shè)定為122.88MSPS，而圖8 則顯示了時(shí)鐘相位噪聲。我們將一個(gè)6-MHz、寬帶通濾波器添加到時(shí)鐘輸入，以限制影響抖動(dòng)的寬帶噪聲數(shù)量。選擇1-GHz 輸入信號(hào)的目的是確保SNR 減弱僅由于時(shí)鐘抖動(dòng)。圖8 表明兩個(gè)FFT 尺寸的1/2 容器尺寸到40MHz 相位噪聲整合抖動(dòng)結(jié)果都極為不同，而“表1”的SNR 測量情況也反映這種現(xiàn)象。

圖7 近區(qū)相位噪聲決定主容器附近FFT 容器的振幅

設(shè)置正確的整合上限

    圖6 所示相位噪聲圖抖動(dòng)貢獻(xiàn)量為~360 fs，其頻率偏移為10 到100MHz 之間。這比100Hz 到10MHz 之間偏移的所有~194 fs 抖動(dòng)貢獻(xiàn)值要大得多。因此，所選整合上限可極大地影響計(jì)算得到的時(shí)鐘抖動(dòng)，以及預(yù)計(jì)SNR匹配實(shí)際測量的好壞程度。

    要確定正確的限制，您必須記住采樣過程中非常重要的事情是：來自其他尼奎斯特區(qū)域的時(shí)鐘信號(hào)偽帶內(nèi)噪聲和雜散，正如其出現(xiàn)在輸入信號(hào)時(shí)表現(xiàn)的那樣。因此，如果時(shí)鐘輸入的相位噪聲不受頻帶限制，同時(shí)沒有高頻規(guī)律性衰減，則整合上限由變壓器（如果使用的話）帶寬和ADC 自身的時(shí)鐘輸入設(shè)定。一些情況下，時(shí)鐘輸入帶寬可以非常大；例如，ADS54RF63 具有~2 GHz 的時(shí)鐘輸入帶寬，旨在允許高時(shí)鐘轉(zhuǎn)換速率的高階諧波。

    若想要驗(yàn)證時(shí)鐘相位噪聲是否需要整合至?xí)r鐘輸入帶寬，則需建立另一個(gè)實(shí)驗(yàn)。ADS54RF63 再次工作在122.88 MSPS，其輸入信號(hào)為1GHz，以確保SNR 抖動(dòng)得到控制。我們利用一個(gè)RF 放大器，生成50MHz 到1GHz 的寬帶白噪聲，并將其添加至采樣時(shí)鐘，如圖9 所示。之后，我們使用幾個(gè)不同低通濾波器(LPF) 來限制添加至?xí)r鐘信號(hào)的噪聲量。

    ADS54RF63 的時(shí)鐘輸入帶寬為~2 GHz，但由于RF 放大器和變壓器都具有~1 GHz 的3-dB帶寬，因此有效3-dB 時(shí)鐘輸入帶寬被降低至~500 MHz。“表2”所示測得SNR 結(jié)果證實(shí)，就本裝置而言，實(shí)際時(shí)鐘輸入帶寬約為500MHz。圖10 所示FFT 對(duì)比圖進(jìn)一步證實(shí)了RF 放大器的寬帶噪聲限制了噪聲層，并降低了SNR。

    該實(shí)驗(yàn)表明，時(shí)鐘相位噪聲必需非常低或者帶寬有限，較為理想的情況是通過一個(gè)很窄的帶通濾波器。否則，由系統(tǒng)時(shí)鐘帶寬設(shè)定的整合上限會(huì)極大降低ADC 的SNR。