背板是互連技術在印刷電路板上的實現，一般是無源的。背板上有用來插卡的槽，槽與槽之間有各種形式的總線。在背板的插槽中插入各種卡，即構成計算機和各種處理機，所以說背板是嵌入式系統的硬件平臺。由于傳統的共享總線在某一特定時刻只允許同時被一對端口使用，因而各端口分配到的平均帶寬較少，所以應用受到了很大的限制。隨著對總線帶寬要求的不斷提高，人們將注意力更多地轉向空分總線。空分總線允許多端口同時通信，端口越多總計帶寬越高，具有很好的可擴展性，而可擴展性正是通信系統所必需的。由于通信系統中普遍采用串行傳輸方式，所以通信系統中采用的空分總線也多采用串行方式。點到點的串行傳輸方式可以獲得很高的傳輸率，且越來越多地被用于處理器、存儲器和I/O設備間的互連之中。高速(指千兆位以上)的背板總線已經成為高速互連技術中的一個重要方面^[1]。不僅通信領域，計算、控制等領域對背板技術也提出了越來越高的要求。
　　千兆位背板總線的高速電路系統對系統的測試提出了挑戰。由千兆位系統的特征時間1ns和真空光速3.00E＋8m/s的乘積，得到的波長的量級約為0.3m，這與一般背板的長度在同一量級；如果考慮到信號的上升沿約為0.2ns，則估計出的波長在0.06m量級上，這和一般的PCB板走線在同一量級。這樣，數字信號的傳輸線效應和模擬效應就不可忽略了。傳輸線效應和模擬效應的影響，使得高速數字電路設計對阻抗特性、時間參數和信號質量提出了嚴苛的要求，這樣，對它們的測量，就成為一個重要的課題^[2]。
1 千兆位背板總線系統簡介
　　隨著串行數據傳輸率的不斷提高，數字信號和模擬信號間的界線模糊了。為了提供傳輸所必須達到的低誤碼率，必須保證良好的信號完整性；而為了達到信號完整性的要求，必須仔細考慮元件的選擇、電路板的設計。因此，應該對傳輸線效應、電磁兼容性、噪聲、串擾和時鐘分布等諸多問題有清晰的認識并將這些知識運用到實際設計中去^[3]。
　　其中，在設計中必須對三個方面予以特別的重視：收發器" title="收發器">收發器、接插件" title="接插件">接插件和背板PCB設計，它們在整個千兆位背板總線系統中，有著舉足輕重的地位。而對千兆位系統的測試，則與這三個方面密切相關。千兆位背板總線系統示意圖如圖1所示。

　　收發器：收發器(transceiver)是系統中的核心器件。差分信號LVPECL是一種比較通用、性能較好的信號形式。一般希望收發器能提供多通道雙工數據傳輸，以能夠達到較高的總計帶寬。通常采用相對低速的參考時鐘，在片內進行頻率合成。傳統上使用8B/10B的編碼方式，要求收發器能夠在很短時間內實現位同步、字同步和或通道同步。還要考慮時鐘的驅動和分配問題、時鐘的偏差(skew)和抖動(jitter)特性。對芯片電路的一些細節問題，如阻抗匹配、交流耦合、功耗、與上游/下游電路的接口等也應該加以充分與仔細的考慮。
　　接插件：接插件是背板與插卡的連接部分。由于通孔(via)和短線(stub)引入阻抗不連續性，并產生串擾、共模噪聲、衰減和額外的抖動，因此影響信號完整性和誤碼率。所以接插件的評估和選擇對于確保高速背板系統的性能至關重要。可以通過時域反射計測量接插件各點的特性阻抗，來選取各點特性阻抗變化較小且平滑的接插件。通常采用在信號引腳周圍排步地引腳的“偽同軸結構” 來減少串擾、共模噪聲。還應考慮接插件的機械性能。
　　背板PCB：背板是一種裝有插座、通常安裝在機箱背面的完成插卡間信號傳輸的電路板。由Nyquist公式可知，1.25Gbps數據速率的總線至少應有625MHz的帶寬。在如此高的帶寬要求下，千兆位背板PCB設計與低速背板設計有著顯著的區別。為減小地反彈和共模干擾并滿足電磁兼容性要求，背板應采用差分信號，差分信號耦合方式有邊沿耦合(edge coupled)和寬面耦合(broad coupled)兩種。
　　依據以上原則，我們成功地設計了一個千兆位背板總線傳輸系統，總計帶寬達到1.25G×4＝5Gbps，考慮采用各種測試方法對這三個方面的性能加以全面細致的測試。
2 千兆位背板總線系統測試方法
　　總線系統測試包括以下幾個方面：波形觀測、誤碼率測試、TDR阻抗測試和眼圖測試。
2.1 波形觀測
　　波形觀測的內容包括信號的上升/下降沿、幅度、抖動、過沖等等。采用的主要儀器為數字存儲示波器(DSO)。
　　通過測量信號在收端和發端的幅度值，可以計算出被測信號在傳輸系統中的損耗百分比。該損耗與系統的帶寬有著直接的關系，而且收發器也要求信號擺幅超過噪聲容限，否則會出現誤碼。收發器對信號的抖動和上升/下降沿寬度也提出要求。
　　由于串行信號速率很高，因此對示波器的要求也相當高。主要表現在采樣率和帶寬(包括示波器本身的帶寬和探頭帶寬)兩個方面，其中帶寬是最為關鍵的。示波器帶寬應為被測系統最高頻率成分的3到5倍。系統的上升時間" title="上升時間">上升時間在頻率成分中起著主導作用，而不是時鐘頻率。信號帶寬可用0.35除以上升時間(10%到90%)來估計，這個關系是基于主極點近似的，所以對應特性不同的系統該參數可以高至0.4或0.5。如果上升時間按照20%到80%計算，則因子0.35應當換成0.22。示波器帶寬為信號帶寬5倍時，產生0.2%誤差，但是如果與信號帶寬相等，則會產生41%的誤差^[2]。而千兆位系統的上升時間在200ps量級，這對示波器的帶寬提出了嚴苛的要求。依據一階主極點近似及卷積特性，在考慮進示波器及探頭的帶寬影響以后，測出的上升時間^[4]為：
　　
　　其中T1為信號的上升時間，T2和T3為示波器和探頭的上升時間。
　　從上式中，我們看出示波器的探頭也會影響測出的信號質量。因為探頭會帶入阻性和容性成分，而探頭的接地線還會引入感性負載，這樣也會帶進一個時間常數。所以在測量中，應該采用盡量短的探頭和接地線，并使接地點與測試點盡量接近，以免形成比較大的回流。
　　在千兆位背板總線測試中，主要觀測收發器引腳或者其直接引出線上的信號質量和接插件引腳上的信號質量，通過觀測可對收發器的性能與接插件、總線的傳輸性能有一個大致的了解。
2.2 誤碼率測試
　　誤碼率即出現錯誤比特的概率，是數字信號傳輸系統應該測試的一個基本性能。位誤碼率(Bit Error Ratio)定義為：
　　
　　誤碼率測試一般要求采用標準的偽隨機二進制碼序列(PRBS — Pseudo－Random Binary Sequence)，這種碼型重復周期很長，在較短序列內可以近似地看成是隨機并與實際通信業務類似的碼型，因而比之重復碼型更為可信。誤碼率測試系統的框圖如圖2所示，其中的兩個偽隨機碼發生器產生的偽隨機序列要求一致。

　　誤碼率測試可以采用通用的誤碼特性分析儀。如果沒有通用分析儀，也可以針對某一特定的系統用硬件電路實現誤碼率測試。比如針對千兆位背板總線系統可以組成如圖3所示的系統。

　　該測試系統采用相對低速的數字信號處理器(DSP)向SRAM存儲器寫入隨機碼型，再通過高速的可編程邏輯器件從SRAM內讀出碼型發往發送器的輸入端口，在千兆位背板總線系統上傳輸，在接收器的輸出端口用高速的可編程邏輯器件寫入SRAM，其后再從SRAM讀入DSP，進行誤碼分析。現已證明這種方法是行之有效的。
2.3 TDR測試
　　TDR即時域反射計(Time Domain Reflectometer)，時域反射計采用一個信號發生器在傳輸線的一端加一個上升沿很快的階躍波，然后在傳輸線上某點用示波器測量入射波和反射波的波形。時域反射計技術能夠顯示被測傳輸線上各點的特性阻抗及線上各點阻抗不連續處的位置和特性(阻性、容性還是感性)。TDR可以用來測試傳輸線上的開路、短路以及相鄰傳輸線間的串擾。在光傳輸系統的維護中，可以用光時域反射計來檢測光纖的斷裂等故障，也是基于這一原理。在測試背板時，可以安裝SMA插頭與TDR示波器相連接以便于測試。測試差分信號的特性阻抗及共模和差模反射采用差分時域反射計(DTDR—Differential TDR)，可以采用雙階躍波發生器來激勵，也可以采用單階躍波來激勵。對于千兆位背板總線來說，可以通過TDR來測背板總線的特性阻抗和接插件的阻抗不連續特性，有很重要的參考意義。圖4是一個終端開路TDR圖樣，其中橫坐標是時間，縱坐標是幅度，也可以是反射系數ρ^[5]。

2.4 眼圖測試
　　眼圖(Eye Pattern)是在示波器或專用的眼圖測試儀上把多段偽隨機碼波形重疊形成的圖形，用來測試信號質量。對于各種標準速率，都有相應的模板。所謂模板，是眼圖測量中的一個區域，合乎標準的眼圖要求不能有波形進入這個區域。從眼圖上可以看出信號的上升沿、下降沿的快慢和抖動的大小。信號上升/下降得越快、抖動越小，眼張開得越大，如圖5所示。眼圖的張度(opening)與誤碼率之間有著直接的聯系，張度越大，則誤碼率越小。還可以通過觀察眼圖得出終端匹配電阻的匹配程度，如圖6所示^[6]。

3 一個實際系統的測試結果
　　通過以上幾種方法，我們對設計的千兆位背板總線系統進行了測試。

3.1 波形觀測
　　圖7給出了收端信號的波形。在測試中，由于條件所限，我們使用的示波器本身帶寬為1GHz，采用的差分探頭帶寬也為1GHz，這樣得出的綜合帶寬約為700MHz，示波器引入的上升時間(20%到80%)約為300ns，而正常情況下接收器和發送器信號的上升時間也應在這個量級，所以測出的上升時間誤差較大。示波器的帶寬限制也會影響到測出信號的幅度。測試中我們嘗試采用各種長度的探頭、接地線和不同的接地點，觀察到長探頭、接地線和離被測點較遠的接地點都會引起測出信號的波形性能變壞。所以在測試中采用最短的探頭和接地線、離被測點最近的接地點。比較收端和發端的波形，可以得出信號通過接插件和背板的幅度衰減，本系統的幅度衰減在10%之內，能夠保證收端無誤接收，是令人滿意的。也可以通過比較收端和發端的上升時間估算出系統的帶寬，采用如下公式：
　　
　　其中T_riserec為收端上升時間，T_risetrans為發端上升時間。由于公式中兩者平方后相減，抵消了示波器和探頭有限帶寬的影響。按此公式算出本系統帶寬約為1GHz，基本上保證了1.25Gbps信號傳輸的可行性。
3.2 誤碼率測試
　　我們設計了一個誤碼率測試系統，系統框圖如圖3所示，并采用DSP編程實現了一種簡單有效的偽隨機信號序列，偽隨機信號長度為32K。系統在測試中運行良好。測出系統傳送6、000、000包無誤碼(每包為32K數據，數據為1Byte)，計算出系統誤碼率在10－12以下，這是相當令人滿意的。
3.3 TDR測試
　　由于本系統的高速信號線采用的是差分信號形式，所以采用差分TDR，雙階躍波激勵。圖8是測得的TDR波形。圖中，橫軸坐標為時間，縱軸坐標為信號幅度，也可以是反射率ρ。可以看出背板信號線特征阻抗較為連續(前端的不連續處分別為測試頭與接插件引入，后端是終端開路波形)。連續的背板特征阻抗對傳輸是有利的，因為可以減少信號在背板上傳輸時的反射。從TDR可以測出背板特征阻抗的數值。本背板的特征阻抗約為82Ω。

3.4 眼圖測試
　　圖9是本系統在接收端的眼圖。該眼圖由偽隨機信號迭加約2000次形成，其中沒有一次進入標準的千兆位以太網眼圖模板，該模板眼圖張度為50%；而我們的收發器只要保證接收到的信號能達到24%的眼圖張度就能完成BER低于10－8的信號傳輸，由此可見，本系統信號完整性性能遠超過收發器的要求。從眼圖中可見，信號線匹配電阻略為偏大。這也與實際的電阻與信號線特性阻抗的匹配情況吻合。